

AULA:

1. Teoria

Descrivere le caratteristiche principali dei dispositivi FPGA basati su RAM statiche.

AULA:

2. Progetto Sistema Digitale

E' dato lo schema completo di un sistema digitale. Esso rappresenta un circuito per il calcolo del massimo di valori che provengono da una linea seriale sincrona **LINE**. I valori sono codificati in stringhe di 8 bit che viaggiano incapsulati in pacchetti di dati così composti: **START|D0|D1|...|D7|STOP**. Il bit di **START** assume sempre valore logico 1, mentre il bit di **STOP** assume sempre valore logico 0. I bit del pacchetto hanno la durata pari ad un periodo di clock, e non sono presenti errori sulla linea di trasmissione. I pacchetti possono arrivare consecutivamente, ad esempio **START|D0|D1|...|D7|STOP|START|D0|D1|...|D7|STOP**.

Ogni volta che arriva un nuovo pacchetto, i cui dati di informazione **D0|D1|...|D7** sono opportunamente memorizzati nel registro di ricezione **RxREG**, viene confrontato il nuovo valore ricevuto con il corrente valore massimo, memorizzato nel registro **TMPREG**. Se il valore ricevuto è minore del massimo allora viene ignorato, altrimenti se è maggiore sarà memorizzato nel registro **TMPREG**, sostituendo il precedente valore massimo. **COMP** è un comparatore binario e ritorna il valore logico 1 quando **A > B**. **TMPLoad** è un segnale sincrono che abilita il caricamento del registro, ovvero, quando attivo ALTO, sul primo fronte di clock utile il valore presente sulle linee di ingresso del registro sono caricate.


Si richiede:

1. Di ricavare il diagramma ASM della macchina a stati di controllo MSF
2. di completare il diagramma temporale dei segnali significativi, come riportato nel diagramma allegato
3. Di scrivere il codice VHDL del componente MSF mediante una descrizione di tipo BEHAVIORAL.

NOTE:

- RxREG è un registro di tipo SIPO con 1 ingresso seriale e 8 uscite parallele
- TMPREG è un registro a 8 bit di tipo PIPO
- **Tutti i segnali di reset dei componenti sono ASINCRONI attivi ALTI**
- **La macchina a stati lavora sul fronte di SALITA del clock**
- **NON è permesso aggiungere/togliere componenti/segnali.**

AULA:



AULA:

